# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-231226

(43)Date of publication of application: 29.08.1995

(51)Int.CI.

H03F 3/21 H03F 1/34

H03F 3/30

(21)Application number: 06-020150

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

17.02.1994

(72)Inventor: IWATA KAZUYA


HATANAKA MASAHIKO FUJII KATSUYOSHI

### (54) CLASS D POWER AMPLIFIER

### (57)Abstract:

PURPOSE: To obtain a class D power amplifier with high power efficiency having a feedback circuit immune to an induced noise and hot susceptible to the effect of a high frequency noise of a pulse signal.

CONSTITUTION: An analog signal received from an input terminal 105 is given to a binary state modulation means 101, in which the signal is subject to pulse width modulation and converted into a pulse signal. The power of the pulse signal is amplified by a pulse power amplifier means 102. The pulse signal whose power is amplified is demodulated by a low pass filter 103 and outputted from an output terminal 116. On the other hand, the pulse signal whose power is amplified is fed back to the binary state modulation means 101 via a feedback means 104 comprising resistors 117, 118. Then the feedback means 104 feeding back the output signal of the pulse power amplifier means 102 to the binary state modulation means 101 is made up of the series connection of the two resistors 117, 118 or over and at least one feedback



means 104 or over is arranged in the vicinity of the binary state modulation means 102 and the pulse power amplifier means 101.

#### LEGAL STATUS

[Date of request for examination]

13.02.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3132280

[Date of registration]

24.11.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平7-231226

(43)公開日 平成7年(1995)8月29日

(51) Int.Cl. <sup>8</sup>		識別記号	庁内整理番号	FΙ	技術表示箇所
H03F	3/217		8839-5 J		
	1/34		9067-5 J		
	3/30		8839-5 J		

#### 審査請求 未請求 請求項の数2 OL (全 6 頁)


特願平6-20150	(71)出願人 000005821 松下戰器産業株式会社
平成6年(1994)2月17日	大阪府門真市大字門真1006番地
1 240 1 (1001) 1 7111 11	(72)発明者 岩田 和也
	大阪府門真市大字門真1006番地 松下電 産業株式会社内
	(72)発明者 畠中 正彦
	大阪府門真市大字門真1006番地 松下電 産業株式会社内
	(72) 発明者 藤井 克芳
	大阪府門真市大字門真1006番地 松下電
	産業株式会社内
	(74)代理人 弁理士 小鍜治 明 (外2名)
	特願平6-20150 平成6年(1994)2月17日

#### (54)【発明の名称】 D級電力増幅器

(57)【要約】 (修正有)

【目的】 誘導ノイズに強く、バルス信号の高周波ノイズの影響を受けにくい帰還回路を持つ電力効率の高い D 級電力増幅器を提供する。

【構成】 入力端子105から入力されたアナログ信号は2値状態変調手段101でバルス幅変調し、バルス信号に変換する。このバルス信号はバルス電力増幅手段102で電力増幅される。電力増幅されたバルス信号はローバスフィルタ103で復調され、出力端子116から出力される。一方、電力増幅されたバルス信号は抵抗器117,118で構成される帰還手段104を介して2値状態変調手段101に帰還される。ここで、バルス電力増幅手段102の出力信号を2値状態変調手段101へ帰還する帰還手段104を2個以上の抵抗器117,118の直列接続で構成し、少なくとも1個ずつ2値状態変調手段102及びバルス電力増幅手段101の近傍に配置接続する。



【特許請求の範囲】

. . . . . .

【請求項1】 アナログ入力信号を2値状態のディジタル信号に変換する2値状態変調手段と、

前記パルス電力増幅手段の出力を前記2値状態変調手段 に帰還する帰還手段と、

前記パルス電力増幅手段の出力を帯域制限するローパスフィルタとを具備したことを特徴とするD級電力増幅器。

【請求項2】 帰還手段は2個以上の直列接続された抵抗器を有し、前記抵抗器は2値状態変調手段及びバルス電力増幅手段の近傍に少なくとも1個ずつ配置しそれぞれ前記2値状態変調手段及び前記バルス電力増幅手段に接続されていることを特徴とする請求項1記載のD級電力増幅器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、音響機器においてスピーカ等の負荷を駆動する電力増幅器に関するものである。

[0002]

【従来の技術】音響機器における電力増幅器は、直流電源から与えられる直流電圧を入力信号に基づき変調し、入力信号に相似な波形を負荷であるスピーカに供給するものが通常である。この様な電力増幅器において、電力損失を極力小さくし電力変換効率を向上したものが開発されており、D級電力増幅器と呼ばれている。そして、D級電力増幅器の特性を向上させるために様々な帰還方式が提案されている。

【0003】そこで、従来より特開昭56-65509 号公報に記載されている様なパルス幅変調増幅回路があった。

【0004】以下に、従来のバルス幅変調増幅回路について説明する。図2は従来のバルス幅変調増幅回路を示すものである。図2において、201は音声信号を入力する入力端子、202は加算用の抵抗器、203は変調用のキャリア信号を発生する三角波発生器、204は抵米

$$\frac{E_0}{E_1} = \left\{ \frac{R_2}{(j \omega C_2 R_2 + 1) R_1 + R_2} \right\} / \left\{ \frac{1}{A_0} + \frac{R_1}{(j \omega C_2 R_1) R_2 + R_1} \right\}$$

【0011】 【数4】

$$\frac{E_0}{E_1} = \frac{R_2}{R_1}$$

【0012】また、負帰還量Axx(開ループゲイン/閉ループゲイン)を求める。まず、開ループゲインA ※

\* 抗器202を介して入力されたアナログ信号とキャリア 信号を比較するコンパレータ、205はコンパレータ204の出力であるパルス幅変調されたパルス信号を電力 増幅するスイッチング増幅器、206は電力増幅されたパルス信号を音声信号に復調するローパスフィルタ、207はローパスフィルタ206の出力を出力する出力端子、208はスイッチング増幅器205の出力をコンパレータ204に帰還する抵抗器、209は抵抗器208を介して帰還されたパルス信号のキャリア信号成分を接10地するコンデンサである。

[0005] いま、スイッチング増幅器205の出力電圧E。からコンパレータ204への帰還電圧 e 、は(数1)となり、この時のロールオフボイントω。は(数2)となり、周波数特性は1次のローパスフィルタと等価となる。

[0006]

【数1】

$$e_N = \frac{R_1}{R_1 + R_2 + j \omega C_2 R_1 R_2} E_0$$

【0007】 【数2】

$$\omega_0 = \frac{R_1 + R_2}{C_2 R_1 R_2}$$

【0008】従って、帰還信号に含まれるキャリア周波数帯域はことで充分減衰させることができる。ことで、キャリア信号の戻り電圧を $e_{cs}$ とすると、 $e_{cs}$ <<E $_{c}$ ( $E_{c}$ はキャリア信号の電圧)となり、全体のキャリア 間波数は $E_{c}$ に支配され、 $e_{cs}$ の影響は無視することができる。

【0009】次に、閉ループゲインE。/E,を求めると(数3)となる。更に、開ループゲインA。>>1とすると(数4)となる。従って、全体の周波数特性は平坦な特性となる。

[0010]

【数3】

※。は、キャリア信号である三角波電圧の波高値と出力電圧。の波高値との比A。 = (電源電圧) / (三角波のピーク電圧) である。従って、負帰還量 $A_{nf}$ は(数5)となり、 $A_{nf}$ のロールオフポイント $\omega_1$ は(数6)となる。

[0013]

$$A_{NF} = \frac{R_1 (1 + A_0) + R_2}{R_2} + j \omega C_2 R_1$$

2

[0014]

【数6】

t 1 H

$$\omega_1 = \frac{R_1 + R_2}{C_2 R_1 R_2} + \frac{A_0}{C_2 R_2}$$

3

【0015】すなわち、A。が大のときロールオフポイ ント $\omega_1$ は(数6)の第2項 $A_0$ / $C_1$  $R_1$ が支配的にな り、(数7)となる。

[0016]

【数7]

$$\omega_1 = \frac{A_0}{C_2 R_2}$$

【0017】(数2), (数7)より、A。が大きいた め $\omega_0$  <<  $\omega_1$  となり、高域にまで負帰還を一定にかける ことができ、特に高域での歪の改善度が大きくなる。 [0018]

【発明が解決しようとする課題】しかしながら上記従来 の構成では、負帰還されるポイントがコンパレータの反 ダンスは非常に大きいため、コンパレータの反転入力端 子と帰還抵抗器間の配線長を伸ばすと外部ノイズを誘導 するという問題点を有していた。

【0019】また、コンパレータの反転入力端子と帰還 抵抗器間の配線長を短くすると、スイッチング増幅器の 出力である増幅されたパルス信号がコンパレータの近傍 を通る。パルス信号は高次までの髙周波成分を持ちかつ 髙周波成分のレベルは基本波成分のレベルと同等であ る。そして、帰還されるパルス信号の振幅は電源電圧値 ため、バルス信号の持つ髙周波成分がコンバレータの動 作に影響を及ぼすという問題点を有していた。

【0020】本発明は上記従来の問題点を解決するもの で、バルス電力増幅手段で電力増幅されたバルス信号を 2値信号変調手段に帰還する帰還手段を2個以上の抵抗 器の直列接続で構成し、この抵抗器の少なくとも1個ず つを2値状態変調手段及びパルス電力増幅手段の近傍に 配置しかつ接続することで、外部ノイズの誘導を受けな い更に増幅されたパルス信号の持つ高周波成分の影響を とするD級電力増幅器を提供することを目的とする。 [0021]

【課題を解決するための手段】この目的を達成するため に本発明のD級電力増幅器は、アナログ入力信号を2値 状態のディジタル信号に変換する2値状態変調手段と、 2 値状態変調手段の出力を電力増幅するバルス電力増幅 手段と、バルス電力増幅手段の出力を2値状態変調手段 に帰還する帰還手段と、バルス電力増幅手段の出力を帯 域制限するローパスフィルタとを備え、帰還手段は2個 以上の直列接続された抵抗器を有し、抵抗器は2値状態 50 は上記のように入力された両信号を比較し、入力端子1

変調手段及びパルス電力増幅手段の近傍に少なくとも1 個ずつ配置し、それぞれ2値状態変調手段及びパルス電 力増幅手段に接続されているような構成を持つ。

[0022]

【作用】本発明は上記した構成により、以下の様な作用 をする。即ち、2値状態変調手段はアナログ入力信号を ディジタル信号に変換する。バルス電力増幅手段は、2 値状態変調手段の出力信号を電力増幅する。また、電力 増幅されたパルス信号は帰還手段を介して2値状態変調 10 手段に帰還される。そして、ローパスフィルタは電力増 幅されたバルス信号を帯域制限し、入力信号を電力増幅 した出力信号を生成し負荷を駆動している。

[0023]

【実施例】以下、本発明の一実施例について、図面を参 照しながら説明する。

【0024】図1は本発明の一実施例におけるD級電力 増幅器のプロック図を示す。図1において、101はア ナログ信号をディジタル信号に変換する2値状態変調手 段、102は2値状態変調手段101の出力を電力増幅 転入力である。ところが、コンバレータの入力インピー 20 するパルス電力増幅手段、103はパルス電力増幅手段 102の出力を帯域制限するローパスフィルタ、104 はパルス電力増幅手段102の出力を2値状態変調手段 101に帰還する帰還手段である。そして、105はア ナログ信号を入力する入力端子、106は抵抗器、10 7はコンデンサ、108は演算増幅器、109はコンパ レータ、110は三角波発生器であり2値状態変調手段 101を構成し、111はドライバ、112, 113は トランジスタでありパルス電力増幅手段102を構成 し、114はコイル、115はコンデンサでありローパ と同一であり、入力信号と比較して非常に大きい。その 30 スフィルタ103を構成し、117,118は抵抗器で あり帰還器104を構成している。116は出力端子で

> 【0025】この様に構成された本実施例のD級電力増 幅器について、以下その動作について説明する。

> 【0026】本実施例では、2値状態変調手段101を バルス幅変調器とし、帰還手段104は2個の抵抗器1 17,118の直列接続で構成された場合を例にとって 以下説明を行う。

【0027】ととで、2値状態変調手段101は入力端 受けない帰還回路を構成するととで安定な負帰還を可能(40)子105、抵抗器106、コンデンサ107、演算増幅 器108、コンパレータ109、三角波発生器110か ら構成される。すなわち、電力増幅したいアナログ信号 は、入力端子105から入力される。そして、抵抗器1 06、コンデンサ107及び演算増幅器108で構成さ れる積分器に入力され、積分される。そして、コンパレ ータ109の非反転入力端子に入力される。また、三角 波発生器 110 はパルス幅変調するためのキャリア信号 である三角波を発生する。この三角波はコンパレータ1 09の反転入力端子に入力される。コンパレータ109

05から入力されたアナログ信号は三角波発生器110が発生するキャリア信号で変調されたパルス幅変調信号に変換される。パルス幅変調された2値状態信号は、ドライバ111及びトランジスタ112、113から構成されるパルス電力増幅器に入力される。すなわち、ドライバ111はトランジスタ112、113を駆動できる様に入力されたパルス信号を増幅する。トランジスタ112、113はドライバ111の出力信号に従って2値状態変調手段101の出力信号を電力増幅する。パルス電力増幅手段102で電力増幅されたパルス信号はコイル114及びコンデンサ115で構成されるローパスフィルタ103で帯域制限されることで、電力増幅されたアナログ信号に復調される。そして、出力端子116から出力される。

【0028】また、パルス電力増幅手段102の出力は、抵抗器117、118で構成される帰還手段104を介して、2値状態変調手段101に負帰還されることで、2値状態変調手段101及びパルス電力増幅手段102で発生する波形歪を抑制している。

【0029】ところで、帰還信号であるパルス電力増幅 20 手段102の出力信号はパルス波形であるため高調波成 分を髙次まで持ち、その大きさは基本波と同等である。 また、パルス波形の振幅はトランジスタ112, 113 に印加される電源電圧値と同一であり、通常数十ポルト 以上ある。一方、入力端子105に入力されるアナログ 信号は通常オーディオ帯域の信号であり、パルス電力増 幅手段102の出力信号と比較すると小信号であり通常 数ボルト以下である。さらに、2値状態変調手段101 内で帰還信号が帰還されるポイントは、演算増幅器10 8の反転入力端子であり、演算増幅器108は反転増幅 器(積分器)として構成されている。そのため、帰還さ れるポイントは仮想接地となり、非常に微小な電圧とな る。また、帰還されるポイントは演算増幅器108の反 転入力端子であるため非常に入力インピーダンスが大き い。そのため、帰還ポイントと帰還手段104間の配線 が長くなるとノイズを誘導し、ノイズも帰還することに なる。これを阻止するため、帰還ポイントと帰還手段1 04間の配線長を短くする。しかし、帰還手段104を 演算増幅器108に近接して配置すると、帰還される電 力増幅されたパルス信号は演算増幅器108に近接した 場所を通る。更に、上記したように入力端子105から 入力されるアナログ信号と帰還されるパルス信号との振 幅に大きな差がある。加えて、バルス信号は髙調波を髙 次まで持つため、2値状態変調手段101を構成する部 品と部品間或いは部品と基板間に存在する浮遊容量によ り高周波ノイズを誘導する。演算増幅器108を非反転 増幅器(積分器)として使用しても、演算増幅器108 の入力インピーダンスは非常に大きくかつ帰還ポイント の電圧は小さい、また、演算増幅器108の近傍を電力 増幅されたバルス信号が配線されているため上記のよう

な現象は生じる。

【0030】そこで、本実施例は帰還手段104を抵抗 器117,118の直列接続で構成し、抵抗器117を パルス電力増幅手段102の近傍に、抵抗器118を演 算増幅器108の近傍に配置して、さらに、抵抗器11 7をパルス電力増幅手段102の出力に、抵抗器118 を演算増幅器108の反転入力端子に接続する構成にし ている。上記のように構成することで、まず、演算増幅 器108の反転入力と抵抗器118間の配線が長くなる ことがない。そのため、帰還されるポイントへの外部か らのノイズの誘導はなくなる。更に、抵抗器117をバ ルス電力増幅手段102の出力に出力近傍で接続すると とにより演算増幅器108の近傍を通るパルス信号の信 号振幅が小さくなる。そのため、パルス信号の持つ高周 波ノイズが振幅が小さくなった分小さくなり、2値状態 変調手段101に与える影響も小さくなる。すなわち、 バルス電力増幅手段102の出力電圧をv。、抵抗器1 17の抵抗値をR1、抵抗器118の抵抗値をR1とする と、抵抗器117, 118を流れる電流iは(数8)と なり、従って、抵抗器117と抵抗器118の接合点の 電圧 v,は(数9)となる。

6

[0031]

【数8】

$$i = \frac{V_0}{R_1 + R_2}$$

[0032]

【数9】

$$\mathbf{v}_1 = \frac{\mathbf{R}_2}{\mathbf{R}_1 + \mathbf{R}_2} \mathbf{v}_0$$

【0033】(数9)から分かるように、演算増幅器108近傍を通るパルス信号の振幅は帰還手段104を抵抗器117と抵抗器118で直列合成したことにより、直列合成しない前と比較して小さくなり、パルス信号の持つ高周波ノイズも小さくなる。そのため、高周波ノイズによる影響も小さくなる。また、抵抗器117と抵抗器118の接合点における振幅値は、抵抗器117と抵抗器118の抵抗値を組み合わせることで任意に設定できる。

【0034】以上の様に、本実施例では、バルス電力増幅手段の出力信号を2値状態変調手段へ帰還する帰還手段を2個の抵抗器の直列接続で構成し、一方を2値状態変調手段の近傍に配置接続し、他方をバルス電力増幅手段の近傍に配置接続することで、誘導ノイズに強く、バルス信号の高周波ノイズの影響を受けにくい帰還回路を持つ電力効率の高いD級電力増幅器を構成している。

【0035】なお、本実施例では2値信号変調手段10 1にパルス幅変調方式を例にとって説明したが、これは 他の方式例えばパルス密度変調方式でも全く同一の効果 が得られることは言うまでもない。

【0036】また、帰還方法を反転増幅器を例にとって説明したが、これは非反転増幅器を用いた帰還方法にしても全く同一の効果が得られることは言うまでもない。【0037】更に、帰還手段104を2個の抵抗器117、118の直列接続を例にとって説明したが、2値状態変調手段101とパルス電力増幅手段102間の距離や、2値状態変調手段101で扱う信号レベル及びパルス電力増幅手段102の出力信号レベルに応じて複数個の抵抗器を直列接続した構成にしても全く同一の効果が10得られることは言うまでもない。

#### [0038]

【発明の効果】以上の様に本発明は、パルス電力増幅手段の出力信号を2値状態変調手段へ帰還する帰還手段を2個以上の抵抗器の直列接続で構成し、少なくとも1個ずつ2値状態変調手段及びパルス電力増幅手段の近傍に配置接続することで、誘導ノイズに強く、パルス信号の高周波ノイズの影響を受けにくい帰還回路を構成することを可能とする効果が得られる。

【図面の簡単な説明】


\*【図1】本発明の一実施例におけるD級電力増幅器の構成を示すブロック図

【図2】従来のバルス幅変調増幅回路の構成を示すブロック図

#### 【符号の説明】

- 101 2値状態変調手段
- 102 パルス電力増幅手段
- 103 ローパスフィルタ
- 104 帰還器手段
- 105 入力端子
  - 106, 117, 118 抵抗器
  - 107, 115 コンデンサ
  - 108 演算増幅器
  - 109 コンパレータ
  - 110 三角波発生器
  - 111 ドライバ
  - 112, 113 トランジスタ
  - 114 コイル
  - 116 出力端子

\*20 【図1】



### 【図2】

202,208 抵抗器 203 三角波発生器 204 コンパレータ 205 スイッチング増幅器 209 コンデンサ

